2010-01-01から1年間の記事一覧
SH7262 の SPDIF モジュールのコントロールレジスタ (CTRL) では、ビット 31 〜 29 および 27 はリザーブビットとなっており、書き込む値は常に「0」にするように指示されています。 デバッガで FM 音源プログラムをダウンロード、実行した後、実行を中断し…
CQ-FRK-SH2A 基板で SPDIF 経由のサンプリング周波数 44.1 kHz のディジタル・オーディオ信号を扱うには、その 512 倍の 22.5792 MHz のオーディオ・クロックが必要になります。 ググってみたところ、この周波数の水晶振動子を、 納期がかからず 妥当な価格…
CQ-FRK-SH2A 基板をベースボードに装着し、(レガシー) MIDI / シリアル MIDI 入力および、(直接接続の) 16 ビット・シリアル・ディジタル・オーディオ DAC 出力サポートを組み込みました。 写真を下に示します。 このベースボードは、 V850 基板 → FR60 基板…
SH-2A でキャッシュを有効にする設定自体は非常に簡単で、命令キャッシュなら CCR1 レジスタの ICE ビット、オペランド (データ) キャッシュなら OCE ビットを「1」にするだけです。 通常はキャッシュ内容を無効化するのと同時にキャッシュ動作を許可します…
CQ-FRK-SH2A 基板用の FM 音源プログラム「TGSH2A」で何とか音が出るようになりました。 まだ現在は、基板単体に SPDIF 出力用として TOSLINK の送信モジュール (TOTX178A) を付けただけなので、MIDI 入力はできず、内蔵シーケンサーでデモ曲を演奏するだけ…
インターフェース 2010 年 6 月号に付属の FRK-SH2A 基板用の FM 音源プログラムの名称は、何のひねりもなく「TGSH2A」にしようと思います。 いろいろ考えた末、今回は PWM による DAC 出力はサポートしないことにしました。 その理由としては、システム・ク…
SH-2A 基板が付属したインターフェース 2010 年 6 月号を入手し、「LED チカチカ」までは進みました。 この基板に搭載されている SH72620 には、 SPDIF 送信/受信モジュール (SPDIF) シリアル・オーディオ DAC などの接続のためのシリアルサウンドインターフ…
ミューティング用トランジスタを使って作成した MS-20 前期型の VCF 回路の周波数特性を測定してみました。 回路図を再掲します。
今回は、ミューティング用トランジスタとベース結合アンチログを組み合わせて MS-20 前期型 VCF 回路を構成し、SPICE シミュレーションの実行、および実際に回路の作成をしてみました。 まだ回路定数のチューニングが必要ですが、作成した回路を下に示します…
ミューティング用トランジスタの HN1C03F にベース結合アンチログを組み合わせた回路で、ON 抵抗の変化を測定してみました。 結論としては、低 ON 抵抗の領域で直線性の悪化が見られますが、ON 抵抗の変化のレンジとしては、10 オクターブ以上得られているこ…
VCF で可変抵抗素子として使う飽和状態のトランジスタに、ベース結合アンチログ回路を組み合わせて LTspice で ON 抵抗の変化をシミュレーションしてみました。 トランジスタのエミッタ/コレクタは、信号の入力/出力端子として使われるので、直接には信号を…
次の 3 種類のデバイス 2SC1815-GR 2SC3113-B HN1C03F について、特性を測定してみました。 測定は手動で行ったので、IB を細かく変えて多数測定するわけにはいかず、IB=1μA での測定 3 回と、2SC1815 の場合だけ IB=50μA での測定の、合計 4 回の測定を行い…
houshu さんのブログの記事Korg MS10 & MS20 Filters アナログ電子楽器の回路を読む/ウェブリブログや、RJB さんのブログの記事http://www.rjblog.net/archives/2008/e000290.phpで、 Tim Stinchcombe さんの MS-10/MS-20 の VCF (前期型/後期型の両方) の動…
今回から VCO をちょっと離れて、VCF それもいわゆる「MS-20 前期型」の VCF について寄り道します。 それは、高 hFE トランジスタを調べている過程で、「ミューティング用トランジスタ」の存在を知り、それが MS20 タイプの VCF で可変抵抗として使うトラン…
今回は、「組み合わせ 1」の Q1, Q2 にノーマルタイプであるトランジスタ・アレイ TD62507 を使い、 Q3 にスーバーベータの 2SC3113 を使った 場合です。 つまり、以前から実験している基本回路の Q3 だけを 2SC3113 に置き換えたものです。 Q3 の hFE は 18…
今回は、「組み合わせ 3 」の Q1, Q2, Q3 すべてをスーバーベータトランジスタにした場合の測定を行います。 Q3 の hFE は 1800 程度です。 測定結果のグラフを下に示します。
トランジスタを 3 個使用するベース結合アンチログ回路で、Q1 と Q2 はマッチングが取れている必要がありますから、同種のトランジスタを使わなければなりません。 そんなわけで、少なくとも 1 個スーバーベータトランジスタを使う組み合わせは、 Q1 Q2 Q3 …
2SC3113 を 2 個使ったアンチログ回路に Franco の補償を施した場合の測定を行いました。 補償抵抗の値は、計算上は R = T / C = 40 [μs] / 22 [nF] = 1.8 [kΩ]となりますが、実際に 1.8 kΩ で測定したところ、少し補償量が足りない結果となり、2 kΩ にする…
以前から試してみたいと思っていた、ベース結合アンチログ回路の実験をしてみました。 それは、いわゆる「スーパー β (ベータ) トランジスタ」という、直流電流増幅率 (hFE) の非常に大きいトランジスタを使って、アンチログ回路のトランジスタを 1 個減らし…
これまで、DAC 出力にはフィルタを付けずに「裸」の特性を測定してきましたが、BU9480F では通過帯域内の「ハイ落ち」が目立つので、補正用のポストフィルタを設計してみました。 OP アンプを 1 個使用した 3 次 Sallen-Key 回路を使うことを念頭に、3 次ロ…
前回の PCM1716E の通過帯域のゲインの話で、チップ内部に作りこまれた (バイパスできない) カットオフ周波数 100 kHz 程度のアナログ 1 次フィルタの存在を忘れていました。 信号周波数 10 kHz でのゲイン低下を計算すると 0.04 dB 程度になります。 アパー…
今回からは、TSP (Time Stretched Pulse) 法による DAC 出力の周波数特性の測定を話題にしたいと思います。 今回は PCM1716E について測定します。 私が TSP 法を知ったのは、他の目的で検索をしていて、たどり着いた、一庵さんの Web サイト「http://homepa…
3 月 16 日付けの記事で、「ジッタが乗ることもなく」と書きましたが、これは実際にジッタの量を定量的に測定してみた結果と言うわけではありません。 マイコン - DAC 間のシリアル・データ・インターフェース信号には大きなジッタが乗っているのに、オーデ…
前回の BU9480F の結果は、高調波ひずみがちょっと多いかなという程度で、特に問題のないものでした。 PCM1716E は 8xオーバーサンプリング DAC なので高性能が期待されますが、下に示すように、USB の +5V 電源をそのまま DAC の Vcc に供給する構成では問…
efu 氏作のフリー・ソフト、「WaveGene Ver 1.40」と「WaveSpectra Ver 1.40」を使って特性を測定してみました。 まずは 1 kHz の単一正弦波出力に対するスペクトラムを見ますが、後で述べる TSP (Time Stretched Pulse) による測定も含め、特記がない場合の…
前回の記事で書き忘れましたが、PCM1716E のディジタル入力の電圧レベルは、いわゆる「TTL レベル」で、 スレシホールド電圧が約 1.4 V H レベル入力電圧 VIH の最小値が ２.0 V となっていますから、3.3 V CMOS 系の出力と直結して問題なくインターフェース…
STM8S-Discovery にオーバーサンプリング DAC である「PCM1716E」(鈴商で単価 350 円)を接続し、出力にジッタが乗ることもなく、うまく動作しました。 試してみたのは PCM1716E だけですが、おそらく、他のオーバーサンプリング DAC でも同様に動作すると期…
リセット・パルス幅を決める時定数回路を別に持つ形式の、PIC18F14K50 の内蔵モジュールを利用した VCO で、「Franco の補償」のための抵抗値を変えながら特性を測定しました。 まずは、抵抗なしでの、裸の特性を下に示します。 例によって、連続４回の測定…
PIC18F14K50 の内蔵モジュールを利用した VCO で、リセットパルス幅を決定する時定数回路を別に持つタイプの回路の、リセット期間付近の波形写真を下に示します。 電源電圧 Vdd = 5 V の場合です。
「STM8SDP」のバグふたつの修正および機能追加をした 3 月 5 日付けの新しい版で古い版を置き換え、(→こちら) に置きました。 一つ目のバグは、LRCK の各エッジで起動される割り込みサービスルーチン内での L/R 判定ロジックが反転していたために、出力の左…
