Verilog-HDL

PSoC Creator の Verilog-HDL のリダクション演算の不具合 (2)

PSoC Creator のリダクション演算の問題で、回路自体は変更せずに、ゲートを負論理で表現して OR の部分を単項リダクション演算で記述してみたところ、ひとつの式の中に複数のリダクション演算があっても問題なく変換されることが分かりました。 CLA 回路部…

PSoC Creator の Verilog-HDL のリダクション演算の不具合 (1)

PSoC Creator のユーザ・コンポーネントとして、(LS)TTL / HCMOS の 4 ビット ALU である 74181 の内部回路を Verilog-HDL で書いていて、「リダクション演算」に関する不具合があることに気が付きました。 回避する方法も判明しているので、実用上は問題あ…