アナログシンセの VCO ブロック (8) -- リニア VCO 回路(3)
リセット方式の続きです。
次は発振メカニズムによる分類です。次に示すものが良く使われます。 リセット方式に限らず他の方式に使われる方法も含まれています。
- (A) コンパレータ２個と SR-FF
- (B) ヒステリス・インバータ(シュミット・トリガ)あるいはヒステリシス・コンパレータ
- (C) コンパレータ１個とワンショット回路
- (D) サイリスタ (SCR) 類似の回路あるいは PUT (Programmable Unijunction Transistor) 類似の回路
(A) コンパレータ２個と SR-FF
の２個のコンパレータと、NOR ゲートあるいは NAND ゲート２個で構成できる SR(セット・リセット)-FF(フリッププロップ)を使うオーソドックスな方式です。
この方式による発振用 IC が非常にポピュラーな 555 タイマー IC で、古い歴史を持つ IC ですが、いまだに現在でも良く使われています。
ここでの説明は、リセット式のこぎり波 VCO に限定せず、なるべく一般的な形で行いたいと思います。
SR-フリップフロップは、波形が上昇するモードか、下降するモードかを区別する１ビットのディジタル値を保持しています。
まず、初期状態として、FF は波形上昇モードで、コンデンサの電圧が Vbot から上昇を開始したところと仮定します。
そうすると、この回路は、
- コンデンサの電圧が上昇
- コンデンサの電圧が Vtop に達する
- Vtop 側のコンパレータが論理１を出力
- SR-FF が反転し、波形下降モードに移る
- コンデンサの電圧が下降する
- コンデンサの電圧が Vbot に達する
- Vbot 側のコンパレータが論理１を出力
- SR-FF が反転し、波形上昇モードに移る
- 1. にもどる
の繰り返しで発振を持続します。
リセット式 VCO では「波形下降モード」を表現しているディジタル信号を、タイミング・コンデンサの放電回路を作動させる信号として使います。
この方式では、コンデンサを完全に放電させた場合に到達する最終電圧は Vbot より低くなければなりません。 そうでないと、コンデンサの電圧が永久に Vbot まで到達せず、発振が成り立たないおそれがあります。
この回路では、電圧レベルの比較だけを行っていて、リセット時間を一定にすることは、原理的には強制されていません。
それでも、リセット直前の時点でコンデンサに蓄積されている電荷の量が毎回同じで、放電電流は充電電流を無視できるくらい大きく、放電は毎回同じように安定に行われることを仮定すれば、リセットに要する時間は毎回一定であることが期待されます。
(B) ヒステリス・インバータ(シュミット・トリガ)あるいはヒステリシス・コンパレータ
昔風の言い方では「シュミット・トリガ」ですが、最近では「ヒステリシス・インバータ」と呼ぶのが普通のようです。
コンパレータあるいは OP アンプに正帰還を施したものがヒステリシス・コンパレータです。 左の図は（反転型）ヒステリシス・コンパレータの基本的な回路図です。
ヒステリシス・コンパレータ、ヒステリシス・インバータは、それ単体で (A) の方式の２つのスレシホールド、状態保持に相当する機能を持っています。
現在では、ロジック素子として CMOS ロジック IC を使うのが普通で、もちろんファミリ中にヒステリシス・インバータは含まれていますし、普通のインバータ２個に正帰還を掛けてやって実現することもできます。
しかし、スレシホールド電圧の選択については、あまり自由度がないのが現実です。
また、スレシホールド電圧の電源依存性や温度依存性については、外部から補正することは困難で、ロジック素子の裸の特性がそのまま出ます。
ヒステリシス・コンパレータについては、スレシホールド電圧の設定は、比較的に自由に行えます。
他の方式については次回以降説明します。
