4 次 VCF CEM3320/V3320 (6) --- 1 次 APF (1)

VCF V3320 LTspice

　ゲインセル 1 回路を使った 1 次 APF の LTspice シミュレーションの回路を下に示します。


　例によって、左にゲインセルの回路シンボルを使用した回路図を示しています。
　電圧源「VIN」が AC 解析の入力です。　LPF の場合の入力だったゲインセルの「IN」端子側と、HPF の場合の入力だった「OUT」端子に接続されたコンデンサの一端との、両方から信号を入力します。
　周波数 CV 入力「FCIN」を -18.2 mV から 163.8 mV まで 18.2 mV 間隔でステップさせています。
　　交流電圧計「ACV METER」が接続してある「BOUT」端子はグラフのプロットの対象として選ばれていることを示しています。
　結果のグラフを下に示します。　上側の「ペイン」が振幅特性 (縦軸左側目盛り)、下側のペインが位相特性 (縦軸右側目盛り) です。

　赤色のトレースが FCIN = -18.2 mV (周波数最大、ゲインセル電流最大)、青色のトレースが FCIN = 0 mV です。　以降、18.2 mV ステップでプロットされており、茶色のトレースが FCIN = 163.8 mV (周波数最小、ゲインセル電流最小) に対応します。
　LPF は「逆相」(反転出力)、HPF は「同相」(非反転出力) のため、周波数の低いほうから高いほうにかけて、位相特性は 180° → 0° と変化しています。
　1 次オールパスフィルタは、1 次ローパスフィルタと 1 次ハイパスフィルタの重ね合わせに相当するため、両方のフィルタのゲインが揃っていないと振幅特性が平坦になりません。
　ゲインが -180mdB の付近でうねっているのは、このゲインの不一致によるものです。
　周波数が 1 kHz 程度以上の領域で、ゲインセル電流値の違いにより大きく「あばれて」いるのは、トランジスタのベース-コレクタ間の容量 Cob の影響によるものです。
　これは数 pF の Cob に対して、ゲインセルに接続するコンデンサのキャパシタンスが 300 pF と比較的小さいために生じます。
　Cob の影響を小さくするために、コンデンサのキャパシタンスを大きくする、たとえば 10 倍の 3000pF にすれば影響も 1/10 になることが期待されます。
　コンデンサのキャパシタンスだけを 10 倍にするとカットオフ周波数が 1/10 になってしまいますから、他の部分で補わなければなりません。　回路の電流を 10 倍、インピーダンスを 1/10、具体的には

  • 220 kΩ → 22 kΩ
  • 100 kΩ → 10 kΩ
  • 91 kΩ → 9.1 kΩ
  • 300 pF → 3000 pF

のように抵抗値は 1/10、キャパシタンスは 10 倍にすればカットオフ周波数は変化しません。


　電流値を 10 倍というのはリファレンス電流 Iref も例外ではありませんから、「V3320_PBIAS」サブサーキット内の 220 kΩ の抵抗も 22 kΩ に変更する必要があります。
　そこで、左の回路図のように、220 kΩ 抵抗の端子を外に引き出して、並列に外付けの抵抗を接続することにより電流を増加させる方向でプログラマブルにしたサブサーキット「V3320_PBIAS_PRG」を追加しました。
　その内容は次のようになっています。

* Programmable PNP bias generator
*
*                        PNP_bias_out
*                        |     gnd
*                        |     |    freq_CV
*                        |     |    |    R bias
*                        |     |    |    |     Vcc
*                        |     |    |    |     |
.subckt V3320_PBIAS_PRG PBIAS GND_ FCIN RBIAS VCC
*
 Q6    PBIAS PBIAS VCC  0 2N3906
 Q4    RBIAS RBIAS GND_ 0 2N3904
 Q5    N002  RBIAS FCIN 0 2N3904
 Q7    PBIAS N001  N002 0 2N3904
 RBIAS VCC   RBIAS 220k
*
* base bias for cascode NPN Tr.
*
 VBE2 N001  GND_  1.4V
.ends V3320_PBIAS_PRG

　この記述を追加したファイル「v3320_gm10.sub」をメインの回路ファイルのあるフォルダに入れてあります。
　「10 倍バージョン」のシミュレーションは次回に示します。