トランジスタ都市伝説? (2)

この記事は、私がふだん思っていることを述べただけで、実証に基づくわけではなく、誤りが含まれているかも知れません。
信じるか、信じないかは、あなた次第です。

V_{\small\rm BE} マッチング伝説

差動増幅回路では、ふたつのトランジスタの特性が揃っていることが前提で、I_{\small\rm C} - V_{\small\rm BE} 特性のマッチングをとることは重要です。
ここで、どのような測定をして、マッチングの良否を判定するのかが問題になります。
いろいろな I_{\small\rm C} や温度の条件の下での特性を測ってマッチングすれば、特性をバラつかせる複数の要素に対応していることになります。
一方、ある特定の条件の一ヵ所だけ測定してマッチングする場合は、バラつきに関する支配的な要因はひとつであり、他の要因は無視しても構わないと仮定していることになります。
この支配的な要因が、IC 内部回路のトランジスタのエミッタ面積比に対応するものと仮定すると、アンチログ回路などのトランジスタ・ペアのバランスを崩して使うのが普通の回路ではマッチングを気にする必要はなくなります。
なぜなら、変動するのがエミッタ面積比だけとするなら、I_{\small\rm S} の特性もマッチしているはずであり、I_{\small\rm C} - V_{\small\rm BE} 特性の変化の様子もマッチしているはずだからです。
エミッタ面積比が影響するのはコレクタ電流比であり、効果としては出力電流がスケーリングされるだけになります。 アンチログ動作の本質には影響を与えません。
もちろん、トランジスタのコレクタ電流をバランスさせて使う差動増幅回路では、I_{\small\rm C} - V_{\small\rm BE} の不一致は、そのままオフセット電圧になりますから、マッチングを取ることは重要です。
ここで、アナログシンセ回路の各ブロックごとに検討します。

VCO ブロック

このブロックでは、アンチログ回路と、(もしあれば)ピタット (PTAT) 電圧源でトランジスタ・ペアを使います。
アンチログについては上で述べたように、本質的にペアのトランジスタのコレクタ電流のバランスを崩して使うものですから、一点での V_{\small\rm BE} マッチングなら、特にする必要はありません。
同様に、ピタット電圧源でも、一点マッチングなら、やはり必要はありません。 効果としては \Delta V_{\small\rm BE} がスケーリングされるだけで、計算上 60 mV になるはずが、58 mV になったり、 62 mV になったりという程度のことで、絶対温度に比例するという本質は変わりません。
アンチログ、ピタット電圧源、どちらも V_{\small\rm BE} マッチングより温度のマッチングの方が重要です。

VCF ブロック

Moog タイプのトランジスタ・ラダーを使う VCF について考えます。
まず、トランジスタ・ラダー出力を受ける差動アンプについては、OP アンプを使わずディスクリートで組むなら、当然マッチングを取る必要があります。
トランジスタ・ラダーの一番下の、エミッタ結合した差動ペアと、一番上の出力が取り出されている場所のペアについては、マッチングを取る必要があります。
中間にある、ベースが共通で、エミッタ間にコンデンサが接続されているペア(3段)は、マッチングを取る必要はないと思います。
なぜなら、直流ではコンデンサはないのと同じ事になりますから、ベース接地増幅回路が縦続接続されたパスが、独立に2系統あるだけになります。
したがって、トランジスタを1個通過するたびに電流が \alpha = h_{\small\rm FE}/(1+h_{\small\rm FE}) 倍になるだけで、 V_{\small\rm BE} のバラつきは電流のバランスに影響しません。
むしろ h_{\small\rm FE} マッチングのほうが必要なんじゃないかという気がしますが、左側が全部 h_{\small\rm FE} = 50 、右側が全部 h_{\small\rm FE} = 100 としてもアンバランスは 4 % にすぎないので、ほとんど気にする必要はないでしょう。
一次 RC フィルタの f_0 がバラつくことによるフィルタ特性の変化に関しては、どのくらいまでが許容範囲なのかは分かりません。

VCA ブロック

このブロックのトランジスタ・ペアは V_{\small\rm BE} マッチングを取る必要があります。