BBD コーラス (7) -- 逆数特性の VCO (2)

コーラス

今回は、VCO 自体に逆数特性を持たせるのではなく、アナログ演算回路 + リニア VCO という形で逆数特性の VCO を得ることを考えます。
アナログ演算回路としては、RC4200 のような「ログ - アンチログ」のタイプの乗除算回路を 3.3 V 電源で実現するために、トランジスタ・アレイ TD62507 と出力フルスイング OP アンプを組み合わせたものを使います。
リニア VCO 部としては、BBD ドライバ IC を使う場合を想定し、200 kHz の倍の 400 kHz 程度の周波数でもリニアリティ良く発振可能な PLL IC の 74HC4046 の VCO 部を使います。
もっとも、74HC4046 は 500 円程度と高価でもあり、実用性は低く、逆数特性の VCO としての特性を測定するだけで、コーラス回路に組み込んでの測定は行いません。
回路図を下に示します。

Q1 〜 Q4 はトランジスタ・アレイ TD62507 の中のトランジスタです。

VBE1 + VBE4 = VBE2 + VBE3

なので、各トランジスタの hFE は十分高いとして、ベース電流を無視すれば、「トランスリニア原理」により、

IC1 * IC4 = IC2 * IC3

となります。
Q1 と Q4 はダイオード接続されて直列になっていますから、IC1 = IC4 であり、

IC12 = IC2 * IC3

IC2 = (IC12) / IC3

となり、IC1 を一定に保てば、IC2 と IC3 とは互いに逆数の関係になることが分かります。
ここでは IC1 を 43 μA 程度に選んであり、出力電流 IC2 は十数 μA から百数十 μA 程度の 10 倍程度のレンジで変化させることを意図しています。
Q3 のベース電流が誤差の原因となりますが、後のグラフで示すように、10 倍程度のレンジではあまり誤差は大きくなりません。
OP アンプ出力と、Q2 のベース、Q3 のエミッタの間の 3.3 kΩ の抵抗は、Q3 のエミッタ電流および Q2 のベース電流の制限のためです。
74HC4046 の VCO 部は、通常、その名の通りに 9 番ピンの VCO 入力に電圧を加えて使用しますが、ここでは、12 番ピンに (シンク) 電流入力しています。
4046 タイプの VCO の簡略化した内部回路を次に示します。

通常は 9 番ピンから電圧入力を NMOS (N1) のゲートに加え、NMOS のソース側の抵抗 (R1) で電流に変換したものを PMOS (P1、P2) のカレントミラーでコピーし、マルチバイブレータの設定電流として使っています。
ここでは、 9 番ピンをグラウンドにつないで NMOS (N1) をカットオフさせ、N1 側の寄与をゼロにし、12 番ピンから直接的に PMOS カレントミラーにシンク電流入力しています。
CV 電圧と、VCO の出力周波数との関係の測定結果を下に示します。

このスケールでは見にくいですが、CV が 2.7 V 程度以上の部分で周波数が下がり切らずに一定値にクリップしています。
下の図は、縦軸を周期、つまり周波数の逆数として表示したものです。

赤い線が測定データのプロットで、クリップしているのが分かります。
青い線は、クリップしている部分のデータを除いて直線をあてはめた回帰直線です。
図のスケールでは、両者の線は、ほぼ重なって見えます。
このクリップの原因は、OP アンプ出力の 3.3 kΩ のせいです。
CV 入力が大きい領域では、Q2 のコレクタ電流 (=エミッタ電流) が大きく、Q3 のコレクタ電流やベース電流は小さくなり、
CV IN → 10 kΩ → Q2 のコレクタ → Q2 のエミッタ → 3.3 kΩ → OP アンプ出力
という経路で流れる電流がほとんどになります。
電流が大きくなってくると、やがて OP アンプ出力がグラウンドレベルまで達し、マイナスの電圧は出せないので、それ以上の電流に対してはクリップすることになります。
クリップする領域を除いて、回帰直線からの誤差量を計算したのが次の図です。

出力周波数が 400 kHz 程度になる CV 値 1.3 V 程度の部分では誤差が 2 % 程度になることが分かります。