OTA/VCA/PGA を使用した 2 次特性 VCF (7) - シンセ・アンプラグド

OTA 2 個でカットオフ周波数とレゾナンスを電圧制御できる 2 次特性 VCF 用のバイアス電流を作成するアンチログ回路について、もう少し具体的な話をします。
今回はエミッタを結合した差動ペアのベース間に CV を加える一般的な形式のアンチログ回路について扱い、ベースを結合したタイプのアンチログ回路については次回に回します。
まず、NPN トランジスタ 4 個からなる回路を下に示します。
各トランジスタの特性は全く同一で、ジャンクション温度にも差がないものとします。

この「回路図」は回路の「トポロジー」だけを示すもので、

トランジスタのコレクタに流れ込んだ電流がエミッタから流れ出す先がない
ベースを駆動する電圧源がない

などの点で、実際の回路としては成り立っていません。
まず、Q1 と Q2 のベース・エミッタ側が直列に接続されており、同様に Q3 と Q4 のベース・エミッタ側も直列に接続されています。
Q1 のベースと Q4 のベースとは接続され、Q2 のエミッタと Q3 のエミッタとは接続されており、それぞれの電位は同じです。
したがって、
$\qquad\qquad V_{\rm be1} \.+\. V_{\rm be2} \.=\. V_{\rm be3} \.+\. V_{\rm be4}$
となっています。
さらに「トランスリニア原理」により、
$\qquad\qquad I_1 \,\cdot\, I_2 \,=\, I_3 \,\cdot\, I_4$
$\qquad\qquad \frac{I_1 \,\cdot\, I_2}{I_3 \,\cdot\, I_4}\,=\, 1$
であることが言えます。
この 2 番目の式を見ると、4 つのコレクタ電流の「積」と「商」で構成されています。
これを利用すると、この回路を「乗除算回路」として使うことができます。
RC4200、NJM4200 などがこの形式 (ギルバート・セル型ではない) の乗除算回路で、I₃ を出力電流、I₁、I₂、I₄ を入力電流として、
$\qquad\qquad I_3 \,=\, \frac{I_1 \,\cdot\, I_2}{I_4}$
を計算する仕様になっています。
もちろん、乗除算器として機能させるために、各トランジスタをドライブするための OP アンプが 3 個内蔵されています。
まずは、この回路をカレント・ミラー的に使った場合の構成を下に示します。

三角形のシンボルはゲイン 1 のボルテージ・バッファです。
Q1 と Q2 はダイオード接続したうえで直列にしてあるので、流れる電流は等しく、I₁ = I₂ となります。
すべてのトランジスタの特性は等しいという前提なので、V_be1 = V_be2 であることが導かれます。
したがって、
$\qquad\qquad 2\,\cdot\,V_{\rm be1} \.=\. V_{\rm be3} \.+\. V_{\rm be4}$
および
$\qquad\qquad \left(I_1\right)^2 \,=\, I_3 \,\cdot\, I_4$
が成り立ちます。
この I₃、I₄ を OTA のバイアス電流の設定に使えば各 OTA の gm を制御することができ、以前の記事で示した式、
$\qquad\qquad \left(\omega_0\right)^2 \,=\, \omega_1 \,\cdot\, \omega_2 \,=\, \frac{ gm_1\,\cdot\,gm_2}{C_1\,\cdot\,C_2}$
と比較すると、電流 I₁ をカットオフ角周波数 ω₀ に比例して変化させればよいことが分かります。
これは V_be3 と V_be4 との「分配」方法にはかかわらず、 (V_be3 + V_be4) が一定なら、フィルタの ω₀ は一定に保たれます。
さきほどの回路図で、Q3 のベースと Q4 のエミッタをドライブして V_be3 を決定しているバッファ・アンプの入力には「電池」のシンボルが挿入されています。
これが Q を電圧制御するためのメカニズムで、元の V_be1 = V_be2 に電圧 V_Q の分だけ「オフセット」が互いに逆向きに加わって V_be3 と V_be4 とが生成されることになります。
これをエミッタ結合型のアンチログ回路として構成したのが下の回路図です。
LTSpice シミュレーションで使う回路を見やすく書いたもので、回路シミュレーションで動けばよいという観点で構成してあり、実際の回路として使う場合は追加の回路要素が必要となります。
回路動作は正負両電源を前提にしており、単一電源での動作は考慮してありません。

カレント・ミラーの場合とは違って、Q1 のベースと Q4 のベースとの間に CV を加えます。
CV のサミング・アンプは省略してあり、CV を Q1 のベースに直接に入れています。
普通のトランジスタ 2 個のアンチログ回路では、室温 (300 K) では約 -18 mV/oct の CV を加えますが、この回路では 2 V_be 分をドライブする必要がありますから、CV のスケールは 2 倍の約 -36 mV/oct となります。
V_be3 と V_be4 とに分配するのに R1、R2 の抵抗分圧回路を使い、ボルテージ・バッファを通して Q3 のベースを低インピーダンスでドライブしています。
Q の電圧制御のために電流源 I_Q を使っており、I_Q = 0 では、R1 と R2 とで等しく分圧された値がそのまま Q3、Q4 に加わり、I₃ = I₄ となります。
I_Q がゼロでない場合には、その電流が R1 と R2 の並列抵抗分 1 kΩ を流れることにより生じた電圧降下が「オフセット」となります。
オフセットを生じさせる抵抗をボルテージ・バッファのフィードバック側に入れた回路を下に示します。

この回路では R4 一本の調整だけで Q の電圧制御のスパンを可変できます。
LTSpice シミュレーション用の回路図入力を下に示します。

Q を決める電流は -54 μA から 54 μA まで 18 μA ステップで変化させています。
LTSpice の DC スイープ解析結果のグラフを下に示します。
カットオフ周波数を決める CV (横軸) に対して I_c3、I_c4 (縦軸、対数目盛り) をプロットしてあります。

グラフのトレースの色と I_Q の値との対応表を下に示します。