別のアンチログ回路 (1) -- アナログシンセの VCO ブロック (38)

アンチログ回路については、これまで「VCO」カテゴリの中に入れていましたが、「アンチログ」のカテゴリを新設しました。
以前、単電源・低電圧での実現に適した、「ベース結合アンチログ」と名付けた回路を示しましたが、今回、別の回路を考えました。
といっても、既存の回路を３種類組み合わせただけです。
PNP トランジスタを 6 個、NPN トランジスタを 4 個使用しているので、規模は大きいのですが、LTspice のシミュレーションでは、

常温で 10 オクターブ (1 μA 〜 1 mA) 幅での誤差が音程で表現して約 20 セント

3300 ppm/K の温度補償抵抗 (TEMPCO) の併用で、 27±15℃、10 オクターブで誤差約 30 セント程度

になりました。
使用した回路は、文献、

青木英彦著:
「アナログICの機能回路設計入門―回路シミュレータSPICEを使ったIC設計法 (C&E TUTORIAL)」、CQ出版 (1992年9月)
ISBN:4789832910

の中の

第５章増幅回路、5.1 低ひずみ差動増幅回路(1)、pp.118、
図5.1 低ひずみ差動増幅回路

第５章増幅回路、5.6 差動電流増幅回路(4)、pp.127、
図5.10 出力電流が指数的に増大する差動電流増幅回路

の２つと、OP-07 などの入力バイアス電流補償に使われている回路です。
LTspice の入力としての回路図を下に示します。

拡大版は (→こちら)
詳しい説明は後に回しますが、

Q2、Q3、Q4、R1 が「出力電流が指数的に増大する差動電流増幅回路」
Q5、Q6、Q7、Q8、R2、R3 が「低ひずみ差動増幅回路」
Q9、Q10、Q11 がベース電流補償回路

です。
LTspice シミュレーション結果を下に示します。

グラフの横軸はトランジスタへの差動入力電圧そのもので、特に 1 V/Oct のようなスケーリングは施してありません。　
上側のグラフはアンチログ出力電流 (Q9 のコレクタ電流) を μA 単位でログスケールで示したもので、入力電圧 -180 mV のとき出力電流約 1 μA、入力電圧 90 mV のとき出力電流約 1000 μA = 1 mA となっています。
下側のグラフは、理想変換特性からのズレを音程の「セント」(半音の 1/100) を単位として表したもので、赤い線が 12 ℃、青い線が 27 ℃、緑の線が 42 ℃の場合です。
回路図の R1 が 2 kΩ、3300 ppm/K の温度補償抵抗で、グラウンドの結線の近くに置いた計算式、
R = (1 + 3300e-6 * (TEMP - 27)) * 2 k
を、抵抗値の欄に書き込んであります。
次回以降の記事で、回路の詳しい説明を行いたいと思います。