PSoC 4200 Prototyping Kit (17)

電荷平衡型 VFC のディジタル・モノマルチのトリガ部分のディジタル回路を変更して、外付けアナログ部品を増やさずに、さらにハザードが出る可能性を減らしました。
ディジタル・モノマルチ部分の回路図を下に示します。

アナログ・コンパレータ部分は別のシートに書いてあって、その出力信号「COMP1OUT」を「Sheet Connector」(シアン色のひし型のシンボル) で接続しています。
以前の回路では、コンパレータ出力はそのまま TCPWM コンポーネントのトリガ入力と Sync コンポーネントの入力の双方に接続していました。
今回の回路では、コンパレータ出力はまず Sync コンポーネントに入力して 16 MHz クロックに同期化してから TCPWM コンポーネントと接続しています。
このことにより、VFC_OUT へ「レベル」として出力される成分と、TCPWM コンポーネントによる「ワンショット」の成分との間に食い違いが生じる可能性が減りました。
Sync 機能は 2 段分必要になりますが、Sync コンポーネントは 8 ビット・ステータス・レジスタ・セルを利用して実現されているので、ひとつの Sync コンポーネントで 4 ビット幅までの信号を同期化できます。
Sync コンポーネントの入出力は「バス構成」でしか扱えないので、「ワイヤ」のプロパティでビット・インデクスを指定して引き出しています。
単に信号名を付け替えるだけの用途の「バッファ」は用意されていないので、インバータ 2 個を直結してバッファとして使っています。
このインバータは回路の最適化の段階で除去されるので、実際の回路が合成されることはありません。
Sync コンポーネントの追加により、コンパレータが反転してからタイミング・コンデンサに電荷が注入されるまでの経路のディレイが増えることになりますが、電荷平衡型 VFC ではディレイの増加は誤差の原因にはなりません。
この新しい回路でそれぞれ別の日に IDAC8 を測定した 2 つの結果を下に示します。


測定結果の回帰直線を求め、それを理想特性と見なして、それとの誤差を積分直線性誤差 (INL: Integral Non-Linearity) としてプロットしています。
だいたいの誤差の傾向は同じですが、全く一致しているというわけではありません。
アナログ部分の 3.3 V 電源は安定化されていますが、5 V 電源は USB VBUS を直接使用しているので安定化されておらず、その影響かもしれません。