ディジタル信号処理による信号発生とエイリアス(15)

ディジタル信号処理 MIDI2CV 製作

CPLD 部の回路図を (→こちら) に置きました。
74 シリーズのロジック IC に相当する機能のライブラリと、メガファンクションを使った回路図入力だけで構成されています。
ユーザーが入力する HDL は、一行も書いていません。(システムが自動で生成する HDL を除く)
まだ少し改良したい部分があるので、現在のところ、設計ファイル自体を公開する予定はありません。
ちなみに、リソースの使用状況は次のようになっています。
74 シリーズ・ライブラリを使わずに、まじめに HDL で書けば、使用ロジック・エレメント数は減ると思います。

Fitter Status : Successful - Sun Oct 14 20:54:03 2007
Quartus II Version : 5.1 Build 176 10/26/2005 SP 0.15 SJ Web Edition
Revision Name : spidiv_top
Top-level Entity Name : spidiv_top
Family : MAX II
Device : EPM240T100C5
Timing Models : Final
Total logic elements : 174 / 240 ( 73 % )
Total pins : 41 / 80 ( 51 % )
Total virtual pins : 0
UFM blocks : 0 / 1 ( 0 % )