4 次 VCF CEM3320/V3320 (1)

　現在、秋月電子では 4 次 VCF 用チップとして、CEM3320 のコンパチ品の coolaudio 製 V3320 と、SSM2044 のコンパチ品の coolaudio 製 V2044A とを取り扱っています。
　V3320 はゲインセルを 4 回路内蔵しており、外部回路の構成次第で 4 次 LPF / HPF / BPF / APF および 2 次状態変数回路のいずれかを実現することができます。　4 次 LPF を構成した場合の特性は Moog トランジスタ・ラダー回路の特性と同様になります。
　V2044A は Moog トランジスタ・ラダー回路と実質的に等価な構成で、したがって LPF 専用となりますが外部回路は単純になり、また、チップの価格も安くなっています。 (秋月で V3320 は単価 420 円、V2044A は単価 260 円)
　ここでは、V3320 実チップの測定と、単純化したモデルによる LTspice シミュレーションを行いたいと思います。

STM32F446RE 内蔵の SAI モジュールの AC97 モード (2)

　AC97 では、1 オーディオ・フレームは 256 ビットから構成されており、「BIT_CLK」 (ビット・クロック) の周波数は、 256 × 48 kHz = 12.288 MHz となります。
　256 ビットの 1 フレームはさらに、16 ビット幅のスロットが 1 個、20 ビット幅のスロットが12 個の、合計 13 個のスロットに分割されます。　各スロット内のデータは MSB ファーストで送受されます。

STM32F446RE 内蔵の SAI モジュールの AC97 モード (1)

　STM32F446RE などに内蔵されている SAI (Serial Audio Interface) モジュールの AC97 モードを使って、AC97 コーデックとの接続を試してみました。
　「AC97 リンク・コントローラ」に「AC97 プライマリ・コーデック」ひとつと「AC97 セカンダリ・コーデック」ひとつを接続する構成の図を、AC97 のスペックの資料に準じて示します。

STM32F446RE 内蔵の SAI モジュールの SPDIF 出力

　STM32F446RE などに内蔵されている SAI (Serial Audio Interface) モジュールでは、通常の 2 チャネル・ステレオ・オーディオ DAC/ADC とのインターフェースに加えて、 3 ch 以上のマルチ・チャネル構成や、AC97 や SPDIF などのプロトコルに対応しています。
　リファレンス・マニュアルでは、SPDIF モードの場合には SAI モジュールには 64 f_s クロックを入力すると解釈できる記述がありますが、実際に試してみたところ、128 f_s や 512 f_s などのクロックが必要でした。

周波数成分を 90° 移相した三角波による FM 合成

　約 1 年前の 2019 年 3 月 7 日付けの記事 (こちら→) で示した、三角波のすべての周波数成分の位相を 90° 移相して得られた「ずんぐりとした正弦波」状の波形を FM 音源の波形のひとつとして追加し、合成波形を見てみました。
　最小限のパラメタのみを変更可能としたホスト・アプリケーションを作成して波形を表示させています。

PSoC Creator の Verilog-HDL のリダクション演算の不具合 (2)

　PSoC Creator のリダクション演算の問題で、回路自体は変更せずに、ゲートを負論理で表現して OR の部分を単項リダクション演算で記述してみたところ、ひとつの式の中に複数のリダクション演算があっても問題なく変換されることが分かりました。
CLA 回路部分を回路自体は変えずに負論理で表現したものを下に示します。

PSoC Creator の Verilog-HDL のリダクション演算の不具合 (1)

　PSoC Creator のユーザ・コンポーネントとして、(LS)TTL / HCMOS の 4 ビット ALU である 74181 の内部回路を Verilog-HDL で書いていて、「リダクション演算」に関する不具合があることに気が付きました。
　回避する方法も判明しているので、実用上は問題ありません。