PIC18F14K50 (3)

PIC18K14K50 には、コンパレータ 2 個と SR (セット・リセット) ラッチが内蔵されているので、定番のタイマ IC である「555」と同様な外部回路でオシレータを構成することができます。
ただし、555 のオープンコレクタ/オープンドレインの Discharge 端子 (7 番ピン) に相当する機能はなく、ドライブ可能な電流も 200 mA には遠く及びませんから、あくまでも、ファンクション的に同等というだけです。

具体的には、左の図のように、555 の出力端子 (3 番ピン) から RC で 2 番、6 番ピンにフィードバックをかける、「デューティー 50 % の無安定マルチバイブレータ回路」に相当する機能となります。
アナログシンセ回路で 555 が使われる場所というと、VCO (および LFO) と EG がありますが、EG では最も速いタイミングでも 1 ms の程度であり、マイコンのソフトウェアだけによる実現も容易です。
555 相当の機能を PIC 内蔵モジュールで実現しても、EG として機能させるための外部回路を減らそうとすると、CPU の関与が必要になり、あまりメリットがありません。
そこで、ここでは、レジスタをセットアップした後は CPU が関与しなくてもハードウェア発振回路として動作する、 VCO 回路への応用を主に考えます。
Microchip 社のアプリケーション・ノート AN1101 (日本語版)「容量検知ソリューションの紹介」には PIC16F887 ファミリでのレジスタ設定の例が掲載されています。
16F887 では、SR ラッチと基準電圧部はコンパレータ・モジュールの付属モジュールという感じで、設定可能な部分は少ないのですが、18F14K50 では、多機能で設定可能な部分が多く、データシートの記述もコンパレータ/SR ラッチ/基準電圧部、それぞれ別のセクションになっています。
設定可能な部分が多いので、SR ラッチ部はコンパレータ出力が通るパスだけを表示し、コンパレータ入力部の設定は全て省略した形でのブロック図を下に示します。
これは AN1101 の図 3 に相当するものです。

この構成でのコンパレータ 1 の設定の図を下に示します。

コンパレータ 2 の設定の図を下に示します。

Vref 部 (DAC1 部) の設定の図を下に示します。

以下、次回に続きます。