2017-02-04から1日間の記事一覧

FPGA 版 FM 音源 (64) -- FPGA 版 EG (8)

FPGA 版 FM 音源

2017 年 1 月 28 日付けの記事 (→こちら) の「周辺回路」部分の Verilog ソースを記載していきます。まず、EG クロック・ジェネレータ・モジュール「opl3_EG_clk()」の Verilog ソースを下に示します。