2015-12-25から1日間の記事一覧

PSoC5LP Prototyping Kit (32) --- UDB routed clock (1)

実は、spdif_dma プロジェクトで使っている I2S フォーマットの WS 信号を標準フォーマット LRCK 信号に変換する回路は「論理的」には正しくありません。 一方、論理的に正しい回路にすると、期待しているような動作になりません。 これは、変換回路のクロッ…