約 3 年間放置していた「FPGA 版 FM 音源」を再開しました。 アタックとディケイのみを実装した EG を Verilog-HDL で書いて「ModelSim」でシミュレーションを行い、以前の記事の C プログラムでの実現と同様の結果を得ました。 アタック/ディケイ・タイムが…