2010-12-21から1日間の記事一覧

FPGA 版 FM 音源 (6) -- YMF262 回路 (1)

YMF262 (OPL3) に fs = 48 kHz 動作となる 13.824 MHz マスタークロックを加え、出力ディジタル・データを S/PDIF 経由で出力するための具体的な回路の検討に入っています。 まずは、クロック関係のタイミングを実測してみました。 マスタークロック (φM) と…