3V単一電源動作の VCF (10) - 3Vトランジスタ・ラダー回路のシミュレーション (1)
前回の記事「3V単一電源動作の VCF (9)」は 2009 年 3 月 24 日付けだったので、約 1 年半ぶりになりますが、3 V 電源で動作するトランジスタ・ラダー型 VCF の実験を再開しました。
Minimoog の回路では、ラダー 4 段 + 差動入力段 + アンチログ出力の、合計 6 個の NPN トランジスタが直列になっています。
トランジスタの Vbe を 0.6 V と仮定すれば、トランジスタを能動領域で動作させるためには、0.6 V x 6 = 3.6 V が必要になり、当然 3.3 V 電源では足りません。
そのため、前回は、PNP カレント・ミラーを使って Vcc 電源レイル側で折り返して実現したわけですが、今回は、トランジスタを飽和領域で動作させることを覚悟したうえで、6 個直列にしたまま電源電圧を 3 V に下げることにしました。
トランジスタをリニア回路で使う場合には、ベース・コレクタ間は常に逆バイアスになるような状態、つまり「能動領域」で動作させますが、軽い飽和状態、つまりベース・コレクタ間の順バイアスが 0.3 V 程度までなら、特に大きく特性が損なわれることはありません。
そこで、ダイオード接続されるラダーの最上段を除き、各段で順バイアスを少しずつ (0.2 V 程度) 負担するようなバイアス設定にした回路を下に示します。
実際に回路を組む前に、この回路で Spice シミュレーションしました。
ただし、LTSpice へ入力する回路図そのものでは少し見にくくなるので、書き直してあります。
ラダー出力を増幅する差動アンプ部は、Minimoog の回路そのままで ±10 V で動作させています。
テイル電流は約 1 mA に設定し、LPF としては、カットオフ周波数が高くてほぼ「素通し」の状態にしてあります。
また、負帰還は。ほとんどかからないようにして、レゾナンス最低の状態にしてあります。
入力信号は、周波数 1 kHz、振幅 180 mV の正弦波を差動入力部のベースに直接加えています。
差動段の入力としては、ほぼフルスケールの状態です。
LTSpice によるトランジェント解析のシミュレーション結果を下に示します。
上段のグラフが VCF としての出力です。
入力信号レベルが大きいので、当然クリップして方形波状になっています。
中段のグラフが、入力差動段およびラダー段のエミッタの信号波形です。
一番下のマゼンタ色のトレースが入力差動段の共通エミッタの波形です。
その上の 4 つのトレースが、4 段のラダー各段の波形です。
ラダー最上段だけはダイオード接続なので、0.6 V 程度の Vce が確保できています。
下段のグラフが、各段のトランジスタの Vcb です。
マイナスの値は、ベース・コレクタ間が順バイアスになることを示しています。
緑色のトレースが、アンチログ出力のトランジスタに対するもので、残りの茶色系統の色のトレースが、各ラダー段 (ダイオード接続された最上段を除く) に対するものです。
いずれの場合も、順バイアスの量は 0.2 V を超えていません。
ここでは結果は示しませんが、入力信号レベルを 30 mV 程度まで絞れば、クリップせず、ちゃんとリニアに正弦波が出力されます。
