SH-2A 基板に AC97 コーデックをつなぐ (8)

外部回路により SSIWS / SYNC を発生させる方式は、予定していた回路では問題があり、回路の追加が必要になったので、いったん保留して、仕切り直したいと思います。
実験中の回路を下に示します。

問題というのは、ATtiny13 のクロック入力である BIT_CLK (12.288 MHz) の立ち上がりエッジから、SSIWS / SYNC 信号の変化までのディレイ量が、3.3 V 電源では 30 ns 程度となり、BIT_CLK の立ち下りエッジまでのタイミングの余裕が少なくなることです。
ATtiny13 を単独で 5 V 電源でテストしている段階ではディレイが 20 ns 程度だったので、なんとか「いけそう」な感じだったのですが、実際の 3.3 V 電源ではディレイが増えました。
対策としては、ATtiny13 出力を 74AC74 などの D-FF でラッチして BIT_CLK との同期を取り直すのが正攻法ですが、緊急避難的な方法として、ロジック・インバータで BIT_CLK を少し遅らせて上で反転して ATtiny13 のクロック入力に入れる方法で、AC97 コーデックとのインターフェース動作の確認はできました。
次回は 6 月 22 日付けの記事の回路に対応するプログラム・コードを示したいと思います。